ホーム>特許翻訳トランスプライムコラム>2020年11月

2020年11月

技術翻訳としての特許翻訳 第12回

第12回 二重ダマシン
 

米国公開特許20040029494号(対応日本特許:特開2004-79992)はchemical mechanical polishing(CMP = 化学機械研磨)に関するものであるが、その中に、dual damascene integration(デュアルダマシン集積)という半導体プロセスに特有の語が出てくる。

The use of low k dielectric films such as carbon-doped oxides or organic films in dual damascene integration has added a further challenge to the post-CMP cleaning in which only aqueous-based chemistries are used.(デュアルダマシン集積における炭素ドープ酸化物フィルムまたは有機フィルムのような低誘電率誘電体フィルムを用いると、水系化学反応のみを用いるCMPの洗浄がさらに困難になる。[注]公開公報の訳は若干精度に欠けるので、適宜修正を加えてある。)

これら2つの語には技術的に関連がある。特に、「デュアルダマシン(二重ダマシン)」は、今でこそ半導体プロセスでは一般的に使用されているが、それ以外の分野では使用されない特殊な語である。これらの技術を正しく理解しておくと、半導体プロセスの特許を翻訳する場合に、その特許の本質を素早く理解できる。そこで、今月はこれらの語の技術的意味について説明する。

202011615151.jpg

化学機械研磨(chemical mechanical polishing)は、化学機械平坦化(chemical mechanical planarization)とも呼ばれるが、研磨剤(砥粒)自体が有する表面化学作用または研磨液に含まれる化学成分の作用により、研磨剤と研磨対象物の相対運動による機械的研磨(表面除去)効果を増大させ、高速かつ平滑な研磨面を得る技術である(ウィキペディア)。例えば、特開2001-203178には、右に示す図で化学機械研磨が説明されている。この中で、銀イオンが化学研磨に寄与し、スラリーの中に含まれる微粒子が機械研磨に寄与している。

半導体の集積化(微細化)が進むにつれて、従来の方法で形成した薄膜を直接パターニングする方法は限界に来ていた。さらに、配線層を多層化するために、形成した薄膜表面を平坦化する必要が生じた。そこで開発されたのがCMP技術である。

ウィキペディアによると、「CMPが製造工程に取り入れられた当初は、LSIはアルミとシリコン酸化膜で製造されていたため、製造上の歩留まり向上に有効である先端LSIデバイス(CPUやASIC)などの一部分への応用に限られていたが、高クロック化に伴って配線間遅延が問題となり、銅ダマシンプロセスが利用されるようになってからは、不可欠なプロセスの一つとなっている。」とある。つまり、銅ダマシンプロセスの開発によって、CMPの用途が広がったことになる。

そこで、次にダマシンプロセスについて説明する。ダマシンは、絶縁膜面の配線予定部分に溝及び穴を掘って、その溝に電気メッキあるいは物理蒸着法などで金属銅を埋め込む技術である。金属銅を埋め込む際に溝や穴以外の部分にも銅が付着するが、これを先ほどのCMPによって除去する。銅はエッチングなどの旧来の技術ではうまく除去できなかったのだが、ダマシン法の開発とCMPの組み合わせで配線層の形成が可能になった。ちなみに、ダマシン法は1997年にIBMで開発された比較的新しい技術であるが、瞬く間に半導体プロセスに応用されて現在に至っている。

デュアルダマシン(dual damascene)法は加工対象の層間絶縁膜にコンタクトホールとトレンチパターンを含むデュアルダマシンパターンを形成し、このパターンに一度に銅などの配線を埋め込む方法である。通常は、1回目のリソグラフィ工程とドライエッチング工程で、加工対象膜にコンタクトホールを形成し、2回目のリソグラフィ工程で加工対象膜にトレンチパターンを形成する。工程短縮とコスト削減のために、2回のリソグラフィ工程でレジストパターンに段差構造を形成し、1回のドライエッチングでデュアルダマシンパターンを形成する方法もある。

デュアルダマシン法をより詳しく理解するために、その一例を特表2001-516146 (WO99/09593の対応特許)から紹介する。

パターン化された導電性領域46の表面44の上方に誘電体層42を従来法で形成する。(FIG. 2A)

2020116145634.jpg

バイア48/ワイヤ50輪郭内の表面を含む露出表面上にバリヤ層54を堆積する。(FIG. 2B)

バイア48が銅プラグ60によって完全に充填されるまでバリヤ層54上に銅層55をCVDで形成する。(FIG. 2C)

2020116145816.jpg

CVD銅層の上方に銅層62を物理的気相堆積し、ワイヤ輪郭50を充填する。(FIG. 2D)

CMPで銅62、バリヤ材料54および誘電体42が構造体の頂部から除去し、頂部を平坦化する。(FIG. 2E)

2020116145945.jpg

気になるのは「ダマシン」という用語である。
半導体用語辞典https://ten-navi.com/semiconductor/dictionary/ta/103.htmlには、ダマシン法の説明の中で、「絶縁層に微細な金属配線層を埋め込む象嵌(damascene)的手法からこの名前がつきました」とある。もう少し詳しく説明すると、昔ダマスカスでは金属・象牙・木材などに模様や文字を刻み込み、そこに金や銀などの他の材料をはめ込む、象嵌(ぞうがん)と称される技術が行われていた。この技術はシルクロード経由で飛鳥時代に日本に伝わり、日本の工芸技術に活かされて現在に至っている。上記の半導体プロセスで、ビアホールやトレンチ(溝)を刻み、銅で埋める手法はこの象嵌とそっくりなのでdamascene法と名付けられた。インターネットでdamasceneあるいは象嵌で画像検索するとそれぞれ西洋と日本の工芸技術に触れることができる。特殊な世界の技術だと思っていたら、実は身近にあるものにも使われていた技術なのである。

FIG. 2Cの説明で銅プラグ60(copper plug 60)とある。名詞のplugはここでは穴の詰め物を意味する。FIG. 2Bではこの箇所はバイア48(via 48)となっている。これはビアホール(via hole)と同義だが、ここを埋めるとプラグという名称に変わる。日本の特許明細書ではバイアとプラグの区別が付いていないものが多いので注意が必要である[参考文献2]。具体的には、既に金属が埋め込まれた状態を「ビアホール」あるいは「バイア」と呼んでいるので、これを「プラグ」と読み替えて翻訳しなければならない。

20201161531.jpg

半導体の特許にはビアホール以外にスルーホール(through-hole)という用語も存在する。スルーホールは最上層から最下層まで完全に貫通する穴のことで、それ以外の穴はビアホールという。ビアホールには片方が表面にでているblind viaと層内に埋め込まれたburied viaの2種類がある。

 

<参考文献>

1.Muhammad Khan, Min Sung Kim, "Damascene Process and Chemical Mechanical Planarization"
   http://www.ece.umd.edu/class/enee416/GroupActivities/Damascene%20Presentation.pdf

2.鈴木壯兵衛「日米欧三極共通出願時代の特許クレームドラフティング」森北出版株式会社

ページ上部へ